

Examen du 04/03/2012

**Réponses**

1. Entiers Réels Physiques Et Enumérés.

0.5 PTS

Exemple : **Type bit is ('0', '1'); Type boolean is (false,true);etc.** 0.25PTS**S'transaction** : retourne un signal.

0.25PTS

C'est un signal de type bit qui change d'états pour chaque transaction du signal. 0.5PTS

**EXERCICE 1:**

library IEEE;

0,25PTS

use IEEE.std\_logic\_1164.all;

0,25PTS

entity ex01 is

0,25PTS

port (

A, B: in std\_logic\_vector(0 to 3);

0,25PTS

C: in std\_logic;

0,25PTS

X: out std\_logic\_vector(0 to 4);

0,25PTS

end ex01;

architecture bev of ex01 is

0,25 PTS

signal U: std\_logic\_vector(0 to 4);

0,25 PTS

begin

process(A, B, U)

0,25 PTS

begin

U(0) &lt;= C;

0,5 PTS

for i in 0 to 3 loop

0,25 PTS

X(i) &lt;= A(i) xor B(i) and (not U(i));

1 PT

U(i+1) &lt;= (A(i) and B(i)) or (B(i) and U(i));

1 PT

end loop;

X(4) &lt;= U(4) xor A(0);

0,5 PTS

end process;

end;

**Exercice 2:****DECLARATION DU PACKAGE ET ECRITURE DU TYPE 1.5 PTS**

library IEEE;

0.25 PTS

use IEEE.STD\_LOGIC\_1164.ALL;

0.25 PTS

PACKAGE mon\_pack IS

1 PT

TYPE input\_data IS array (3 DOWNT0 0) OF std\_logic\_vector(7 DOWNT0 0);

END PACKAGE mon\_pack;

```

-----
library IEEE;                                0.25 PTS
use IEEE.STD_LOGIC_1164.ALL;                 0.25 PTS
use work.my_package.ALL;                     0.5 PTS
-----

ENTITY mux is                                0.25 PTS
Port (s: IN std_logic_vector(1 downto 0);    0.25 PTS
      E: IN input_data;                      0.25 PTS
      D: OUT std_logic_vector(7 DOWNTO 0));  0.25 PTS
end ENTITY mux;

ARCHITECTURE behavioral of mux IS            0.25 PTS
begin

WITH s SELECT                                0.25 PTS
  D<= E(0) WHEN "00",                        0.5 PTS
      E(1) WHEN "01",                        0.5 PTS
      E(2) WHEN "10",                        0.5 PTS
      E(3) WHEN "11",                        0.5 PTS
      "-----" WHEN OTHERS;                 0.5 PTS
end ARCHITECTURE behavioral;

```

**Exercice 3:**

**SOLUTION: 8 ERREURS (0,5X8=4PTS)+CODE CORRIGÉ(0,5PTS)+FONCTION(IPT)= 6.5PTS**

**1<sup>ÈRE</sup> ERREUR : LE VECTEUR STD\_LOGIC EST MAL ECRIT.**

```

entity xxx is
generic(n: natural);
port(X: in std_logic_vector(n-1 downto 0);
      f: out std_logic_vector(2**n-1 downto 0));
end xxx;

```

**2<sup>ÈME</sup> ERREUR : L'ENTITE XXX N'EST PAS REPRESENTEE DANS L'ARCHITECTURE :**

```
architecture behav of xxxx is
```

**3<sup>ÈME</sup> ERREUR: ETIQUETTE BODY**

**Il y a une erreur dans l'étiquette, elle ne doit pas être un mot réservé => BODY**

**4<sup>ÈME</sup> ERREUR : IL N'YA PAS DE LISTE DE SENSIBILITE**

**Puisque le process décrit n'a pas de wait à l'intérieur donc il doit avoir une liste de sensibilité.**

```
Body_1 :process(x) is
```

**5<sup>ÈME</sup> ERREUR : LA FONCTION DE CONVERSION N'EST PAS RECONNUE 'CONV\_TO\_INTEGER'.**

La corriger par « conv\_integer(x) ».

6<sup>EME</sup> ERREUR : ASSIGNATION DE SIGNAL ET NON PAS DE CONDITION BOOLEENNE SUR F(I) = '1' ET F(I) = '0'.

Correction: f (i) <= '1' ET f (i) <= '0'

7<sup>EME</sup> ERREUR: LA FIN DE L'INSTRUCTION IF "ENDIF";

Correction => end if ;

8<sup>EME</sup> ERREUR : LA FIN DE L'ARCHITECTURE NE S'ECRIT PAS SANS LE « E » COMME : END ARCHITECTUR BEHAV;

Correction => end architecture behav;

LE CODE CORRIGE EST DONC :

```
entity xxx is
generic(n: natural:=3);
port(X: in std_logic_vector(n-1 downto 0);
      f: out std_logic_vector(2**n-1 downto 0));
end xxx;
architecture behav of xxx is
begin
body_1: process(x) is
variable inp : integer;
begin
inp := conv_integer(X);
for i in 0 to 2**n -1 loop
if i=inp then f(i)<= '1';
else f(i) <='0';
end if;
end loop;
end process body_1;
end architecture behav;
```

CE CODE REPRESENTE UN DECODEUR 3 :8 SANS LE SIGNAL D'HABILITATION.

/xxx/x	111	000	001	010	011	100	101	110	111
/xxx/f	10000000	00000001	00000010	00000100	00001000	00010000	00100000	01000000	10000000